叠层型半导体存储装置

摘要

本发明提供一种叠层型的半导体存储装置，其不会使配线或部件复杂化，能提高芯片的成品率。其由多个半导体芯片层(C1～C4)层叠而成，各芯片层具有连接在芯片层之间的芯片选择焊盘(CS1、CS2)，从而将用于选择各芯片层的芯片选择信号共同输入至各芯片层，各芯片层包括：可以编程输出信号的程序电路(PG1、PG2)；以及芯片选择判定电路(10)，其根据所述芯片选择信号和所述程序电路的输出信号判定芯片选择。可以事后在程序电路设定地址信息，因此，在芯片的制造阶段，只需一种芯片。芯片选择信号输入到共用的芯片选择焊盘，因此，不需要针对各芯片的各自的配线。

主权项

1. 一种半导体存储装置，其由多个半导体芯片层层叠而成，各芯片层具有连接在芯片层之间的芯片选择焊盘，从而将用于选择各芯片层的芯片选择信号共同输入至各芯片层，所述半导体存储装置的特征在于：各芯片层包括：可以编程输出信号的程序电路；以及芯片选择判定电路，其根据所述芯片选择信号和所述程序电路的输出信号判定芯片选择，其中，所述芯片选择判定电路包括“异”电路，其用于判定所述芯片选择信号和所述程序电路的输出信号的一致状态，在所述多个芯片层中分别包括多个所述芯片选择焊盘，所述芯片选择焊盘与所述芯片选择判定电路连接，所述多个芯片层中对应的芯片选择焊盘之间互相连接，所述芯片选择判定电路包括数量与所述芯片选择焊盘的数量相同的所述程序电路，所述芯片选择判定电路分别判定输入至各芯片选择焊盘的芯片选择信号和对应的程序电路的输出信号的一致状态。