| 主权项 |
1.一种非全解码测试位址产生器,使用于产生从起 始种子 値减少或增加到起始种子値的计数,其特征在于包 含:计 数器装置,具有多个相互连接的位元产生器(12C_1 CC 'C ……12C_k CC'C),从前面位元产生器的一对信号致动 每 个产生器,因此在零和起始使用者选择种子値间, 产生位 址计数;可预设位元产生器成为一个逻辑状态,其 中至少 一个位元产生器可顶设成为二进位逻辑状态之一, 因此建 立起始种子値;以及计数器控制装置(30C'C),用以预 设 每个位元产生器成为预定逻辑状态,因此位元产生 ,器的 整体计数在零和使用者选择种子値之间行进。2. 如申请专利范围第1项之产生器,其特征在于:每个 位 元产生器包含:D型正反器(14C'C)响应于输入的信号 产生 第一和第二输出信号,正反器可预设一个逻辑状态 ;NOR 闸(18C'C)接收从前面位元产生器所接收的一对信号 以产 生NOR动作;互斥或闸(16C'C)接收上个NOR(18C'C)之输出 与D型正反器之Q 输出,而其输出接到D型正反器之 输入, 逻辑闸单元(20C'C)构成一具上数及下数之选择控制 单元 ,其电路由2个AND闸与一NOR闸(26C'C)所构成。3.如申 请专利范围第2项之产生器,其特征在于:可预设 正反器成为二个逻辑状态的其中之一。4.如申请 专利范围第1项之产生器,其特征在于:计数器 控制装置(30C'C)包含:第一AND闸(32C'C),其输入来自 最大计数値信号(CNTMAX)与送到第1位元产生器(12C_1 C )的增量计数信号(INCCNT);第一OR闸(34C'C),其输入来 自第一AND闸(32C'C)之输出与计数器重置信号(CCRST); 第二AND闸(36C'C),其输入来自下数(DOWN)信号与第一OR 闸(34C'C)之输出;和第三AND闸(38C'C),其输入来自上 数(UP)信号与第一OR闸(34C'C)之输出;且由控制装置( 30 C'C)可得CRST,PST和CST等控制信号。图1系习知测试位 址产生器的方块示意图,包含多个全解码位元产生 器;和 |
