| 主权项 |
1.一种包含一存取电晶体、一储存电晶体及一二 极体之增 益记忆胞排列制造方法,包含下列步骤:a)在一半导 体基 体内界定活性元件区,且平面化其表面;b)形成一电 晶体 闸极积叠;c)集积一二极体在该闸极积叠内;d)构造 闸极 导体;e)离子植入用于该电晶体之源及吸极区;f)形 成一 VC_DDC线来连接电晶体到电源;g)形成一埋藏带来连 接该 集积二极体到该储存电晶体之源极区;及h)重新构 造该闸 极,钝化该增益记忆装置及平面化该排列。2.根据 申请专利范围第1项之方法,其中界定该活性元件 区包含在该基体中蚀刻浅槽,而以氮化矽及氧化矽 来充填 该槽而隔离该元件区。3.根据申请专利范围第1项 之方法,其中该闸极积叠是以 氧化矽之热氧化成长形成该闸极、沈积多矽晶在 其上形成 该闸极导体,矽化该多矽晶且沈积氮化矽及氧化矽 在其上 而制成。4.根据申请专利范围第3项之方法,其中一 集积二极体是 以在该闸极积叠内蚀刻开口,在该开口内沈积一掺 杂型多 矽晶,在该开口内沈积一相反掺杂型多矽晶,矽化 该多矽 晶,以氧化矽充填该开口及平面化该层来形成。5. 根据申请专利范围第1项之方法,其中个别闸极导 体是 以反应离子蚀刻法来形成,而在该闸极上形成一气 化矽间 隔物。6.根据申请专利范围第1项之方法,其中该VC_ DDC线是以 离子植入在该半导体基体内并矽化之来形成。7. 根据申请专利范围第1项之方法,其中该埋藏带是 以在 该储存电晶体上沈积一第1壁障氮化矽层及一第2 氧化矽层 ,在该氧化物及氮化物层内形成一开口而在该开口 内沈积 一低电阻率材料,在该排列上沈积一氧化物层并平 面化该 排列来形成。8.根据申请专利范围第7项之方法,其 中该低电阻率材料 是多矽晶。9.根据申请专利范围第1项之方法,其中 该闸极是以蚀刻 该闸极积叠,沈积一氧化矽钝化层且平面化该层来 来重新 构造。图1至12是在各种处理过程步骤实施后所得 到构造 |
