| 主权项 |
1.一种积体电路导线结构,其包括:一半导体基底, 其中 形成有一导电区域;一绝缘层,形成在该半导体基 底上, 该绝缘层具有一第一开口以露出该导电区域;一第 一金属 层,形成在该绝缘层上,该第一金属层具有一第二 开口与 该第一开口相通;以及一第二金属层,形成在该第 一和第 二开口内,用以导通该第一金属层与该导电区域。 2.如申请专利范围第1项所述的积体电路导线结构, 其中 该导电区域是一N型离子布植区。3.如申请专利范 围第1项所述的积体电路导线结构,其中 该导电区域是一P型离子布植区。4.如申请专利范 围第1项所述的积体电路导线结构,其中 该绝缘层是二氧化矽层。5.如申请专利范围第1项 所述的积体电路导线结构,其中 该绝缘层是硼磷矽玻璃层。6.如申请专利范围第1 项所述的积体电路导线结构,其中 该第一金属层是铝金属。7.如申请专利范围第1项 所述的积体电路导线结构,其中 该第一金属层是铝、矽、铜合金。8.如申请专利 范围第1项所述的积体电路导线结构,其中 该第一金属层是钛金属。9.如申请专利范围第1项 所述的积体电路导线结构,其中 该第二金属层是钨金属。10.如申请专利范围第1项 所述的积体电路导线结构,其 中更包括一遮蔽层,形成在该第一金属层表面。11. 如申请专利范围第10项所述的积体电路导线结构, 其 中该遮蔽层是二氧化矽层。12.一种积体电路导线 的制造方法,包括下列步骤:提供 一矽基底,其具有一导电区域;形成一绝缘层覆盖 在该矽 基底上;形成一第一金属层覆盖在该绝缘层上,并 定义图 案;形成一遮蔽层覆盖在该第一金属层和该绝缘层 露出的 表面上;蚀刻该遮蔽层,该第一导电层,以及该绝缘 层的 指定区域以形成一开口,露出该导电区域;以及形 成一第 二金属层,填满该开口,用以导通该第一金属层与 该导电 区域,完成该积体电路导线。13.如申请专利范围第 12项所述的制造方法,其中该导电 区域是一N型离子布植区。14.如申请专利范围第12 项所述的制造方法,其中该导电 区域是一P型离子布植区。15.如申请专利范围第12 项所述的制造方法,其中该绝缘 层是二氧化矽层。16.如申请专利范围第12项所述 的制造方法,其中该绝缘 层是硼磷矽玻璃层。17.如申请专利范围第12项所 述的制造方法,其中该第一 金属层是铝金属。18.如申请专利范围第12项所述 的制造方法,其中该第一 金属层是铝、矽、铜合金。19.如申请专利范围第 12项所述的制造方法,其中该第一 金属层是钛金属。20.如申请专利范围第12项所述 的制造方法,其中该遮蔽 层是厚度介于1000至2000的二氧化矽层。21.如申请 专利范围第12项所述的制造方法,其中该第二 金属层是钨金属。第1图系一种习知之积体电路导 结构的 上视示意图;第2图系第1图中沿着Ⅱ-Ⅱ线所取的剖 面 示意图;第3图系习知具有钨接触栓之积体电路导 线结构 的上视示意图;第4图系第3图中沿着Ⅳ-Ⅳ线所取的 剖 面示意图;以及第5A至5D图系剖图示意图,绘示本发 明之 |
