| 主权项 |
1.一种记忆体元件之漏电流的测量装置,包含:多数个记忆体储存单元,用以储存资料;多数个开关装置,系连接至该记忆体储存单元之接脚上,以控制该接脚之导通;串连之多数个电阻装置,该串联电阻装置之一端接到一电源,每两个该电阻装置之连接点接至该开关装置。2.如申请专利范围第1项之装置,其中上述之记忆体储存单元包含一静态随机存取记忆体。3.如申请专利范围第2项之装置,其中上述之静态随机存取记忆体包含四个电晶体。4.如申请专利范围第1项之装置,其中上述之记忆体储存单元之接脚数为二。5.如申请专利范围第1项之装置,其中上述之电阻装置包含一电阻。6.如申请专利范围第1项之装置,其中上述之多数个电阻装置,包含:串连之多数个第一电阻,该串联第一电阻之一端接到该电源,每两个该第一电阻之连接点接至该开关装置;及串连之多数个第二电阻,该串联第二电阻之一端接到该电源,每两个该第二电阻之连接点接至该开关装置。7.一种记忆体元件之漏电流的测量装置,包含:多数个静态随机存取记忆体,用以储存资料;多数个开关闸,该开关闸系连接至每个该静态随机存取记忆体之接脚上,以控制该接脚之导通;串连之多数个第一电阻,该串联之第一电阻之一端接到一电源,每两个该第一电阻之连接点接至和该静态随机存取记忆体相连之其中之一该开关闸;及串连之多数个第二电阻,该串联之第二电阻之一端接到该电源,每两个该第二电阻之连接点接至和该静态随机存取记忆体相连之其中之另一该开关闸。8.如申请专利范围第7项之装置,其中上述之静态随机存取记忆体包含四个电晶体。9.如申请专利范围第7项之装置,其中上述之静态随机存取记忆体之接脚数为二。10.一种记忆体元件之漏电流的测量方法,包含下列步骤:连接多个记忆体储存单元至串连之多数电阻装置,该记忆体储存单元系接至多数个开关装置,再由该开关装置连接至该电阻装置,该串联电联电阻装置之一端接到一电源,且每两个该电阻装置之连接点接至该开关装置;控制该开关装置,使得只有一个该记忆体储存单元直接导通至该串联电阻装置;测试该导通之该记忆体储存单元之功能,以判断其为良好、缺陷之情形;重复上述开关装置之控制及测试步骤,直到所有之该记忆体储存单元均被执行为止;及得到一漏电流,该漏电流之得出系根据上述多数个记忆体储存单元其中一行之第一个缺陷记忆体储存单元位置,及依据通过该缺陷记忆体储存单元之电压、电阻关系。11.如申请专利范围第10项之方法,其中上述之记忆体储存单元包含一静态随机存取记忆体。12.如申请专利范围第11项之方法,其中上述之静态随机存取记忆体包含四个电晶体。13.如申请专利范围第10项之方法,其中上述之电阻装置包含一电阻。14.如申请专利范围第10项之方法,其中上述之多数个电阻装置,包含:多数个第一电阻串连一起,该串联第一电阻之一端接到该电源,每两个该第一电阻之连接点接至该开关装置;多数个第二电阻串连一起,该串联第二电阻之一端接到该电源,每两个该第二电阻之连接点接至该开关装置。15.一种记忆体元件之漏电流的测量方法,包含下列步骤:连接多数个静态随机存取记忆体至串连之多数个电阻,该静态随机存取记忆体系接至多数个开关闸,再由该开关闸连接至该电阻,该串联电联电阻之一端接到一电源,且每两个该电阻之连接点接至该开关闸;控制该开关闸,使得只有一个该静态随机存取记忆体直接导通至该串联电阻;测试该导通之该静态随机存取记忆体之功能,以判断其为良好、缺陷之情形;重复上述开关闸之控制及测试步骤,直到所有之该静态随机存取记忆体均被执行为止;及得到一漏电流,该漏电流之得出系根据上述多数个静态随机存取记忆体其中一行之第一个缺陷静态随机存取记忆体位置,及依据通过该缺陷静态随机存取记忆体之电压、电阻关系。16.如申请专利范围第15项之方法,其中上述之静态随机存取记忆体包含个电晶体。17.如申请专利范围第15项之方法,其中上述之多数个电阻,包含:多数个第一电阻串连一起,该串联第一电阻之一端接到该电源,每两个该第一电阻之连接点接至该开关闸;及多数个第二电阻串连一起,该串联第二电阻之一端接到该电源,每两个该第二电阻之连接点接至该开关闸。图示简单说明:第一图为传统具有四个电晶体之静态随机存取记忆体(static randomoaccess memory, SRAM)的线路图。第二图为本发明较佳实施例之线路图。第三图为应用图点对应(bitmap)测量技术于测量整个晶片之例子。 |
