| 发明名称 | 静电放电保护电路 | ||
| 摘要 | 本发明关于一种静电放电保护电路，其与一输入垫电性连接，该静电放电保护电路包括：一二极管，配置在一基底中，且此二极管与上述的输入垫电性连接；一P型深井区，位于基底中；一N型井区，位于P型深井区中；一第一P+掺杂区，位于N型井区中，且第一P+掺杂区与输入垫电性连接；一NMOS晶体管，位于基底上，其中此NMOS晶体管具有一栅极、一源极以及一漏极，且漏极位于N型井区中并电性连接至一控制电路电源(Vcc)，而源极位于P型深井区中；以及一第二P+掺杂区，位于P型深井区中。本发明的静电放电保护电路相较于传统的电路设计仅需要较小的面积。 | ||
| 申请公布号 | CN100420014C | 申请公布日期 | 2008.09.17 |
| 申请号 | CN200410048263.6 | 申请日期 | 2004.06.14 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 赖纯祥;苏醒;吕佳伶;叶彦宏;卢道政 |
| 分类号 | H01L23/60(2006.01);H01L27/00(2006.01) | 主分类号 | H01L23/60(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1. 一种静电放电保护电路，其与一输入垫电性连接，其特征在于该静电放电保护电路包括：一二极管，配置在一基底中，且该二极管与该输入垫电性连接；一第一型态的深井区，位于该基底中；一第二型态的井区，位于该第一型态的深井区中；一第一型态的第一掺杂区，位于该第二型态的井区中，且其与该输入垫电性连接；一第二型态的第二掺杂区，位于该第二型态的井区中，且其电性连接至一控制电路电源；一第二型态的第三掺杂区，位于该第一型态的深井区中；以及一第一型态的第四掺杂区，位于该第一型态的深井区中。 | ||
| 地址 | 中国台湾 | ||