基于FPGA的模糊控制器

摘要

本发明选择现场可编程逻辑门阵列(FPGA)作为实现模糊控制器的物理器件，由于FPGA易于建立原型、测试和设计验证，并且其并行处理数据的特性适于进行模糊运算，极大提高了模糊运算速度，以达到实时应用的要求，克服了传统模糊控制器实现方法处理速度低、成本高或开发周期长等不足。以分段二次多项式拟合隶属度函数，不必针对不同的隶属度函数独立设计；模糊推理规则采用激活机制(An active－rule－driven inference)，极大较少计算量；用对数运算代替解模糊中的除法运算，提高处理速度；在FPGA上设计实现10级流水线完成模糊运算；通过设置相关存储器中的数据配置模糊控制器的隶属度函数和模糊规则，以适应不同的控制对象，控制器具有较大的通用性。

主权项

1、一种基于FPGA的模糊控制器，其特征在于，该模糊控制器包括：双通道增益可调放大器(U2)，用于提高进入双通道A/D转换芯片(U3)的信号的稳定性，并调节电压，以保证双通道A/D转换芯片(U3)的输出信号的高精度高可靠性；双通道增益可调放大器(U2)在接收到系统的偏差量和偏差变化量信号后，将该信号调整到双通道A/D转换芯片(U3)可接收的范围，再输送给双通道A/D转换芯片(U3)；双通道A/D转换芯片(U3)，位于双通道增益可调放大器(U2)输出端，用于将双通道增益可调放大器(U2)输送的模拟信号转换成数字信号，并输送给现场可编程逻辑门阵列芯片(U1)；双通道D/A转换芯片(U4)，位于现场可编程逻辑门阵列芯片(U1)的输出端，在接收到现场可编程逻辑门阵列芯片(U1)的数字量输出信号后，转换成模拟信号，再输出；存储器芯片(U5)，连接于现场可编程逻辑门阵列芯片(U1)上，用于对现场可编程逻辑门阵列芯片(U1)进行功能配置；晶振芯片(U6)，位于现场可编程逻辑门阵列芯片(U1)的时钟信号输入端，为现场可编程逻辑门阵列芯片(U1)提供工作时钟。