一种嵌入式存储器内建自测试结构

摘要

本实用新型公告了一种嵌入式存储器的内建自测试结构，包括MBIST控制器(1)、至少2个存储器以及与各存储器对应的比较器，其特征在于，所述该内建自测试结构还包括合成模块(5)；其中所述每个存储器配置有一个比较器，组成一个相对独立的测试单元，所述各测试单元与MBIST控制器(1)并行，且由MBIST控制器(1)向各测试单元输出控制信号，所述各测试单元将各自比较结果输入到合成模块(5)中，由合成模块(5)对所述比较结果整合后得到一个总的比较结果，并将所述的总的比较结果输入到MBIST控制器(1)。本实用新型所述嵌入式存储器测试结构大大减少了测试的复杂度，减少BIST电路所占芯片面积。

主权项

1、一种嵌入式存储器的内建自测试结构，包括MBIST控制器(1)、至少2个存储器以及与各存储器对应的比较器，其特征在于，所述该内建自测试结构还包括合成模块(5)；其中所述每个存储器配置有一个比较器，组成一个相对独立的测试单元，所述各测试单元与MBIST控制器(1)并行，且由MBIST控制器(1)向各测试单元输出控制信号，所述各测试单元将各自比较结果输入到合成模块(5)中，由合成模块(5)对所述比较结果整合后得到一个总的比较结果，并将所述的总的比较结果输入到MBIST控制器(1)。