| 发明名称 | 非易失性存储器件及其制造方法 | ||
| 摘要 | 在根据本发明的一种实施方案中，一种半导体器件(10)具有均匀布植于半导体衬底(20)中的具有第一导电型的高掺杂层(26)，其中沟道区(28)位于衬底(20)的上表面和高掺杂层(26)之间。在可选实施方案中，一种半导体器件(70)具有反掺杂沟道(％)和在沟道下方的防击穿区(74)。栅叠层(32)在衬底(20)上形成。具有第二导电型的源(52)和漏(54，53)布植于衬底中。最后得到的非易失性存储单元提供低的自然阈电压，以使读周期过程中的阈电压漂移达到最小。另外，具有第二导电型并以某个角度在漏侧布植的晕轮区(46)可以用来协助允许较高编程速度的热载流子注入。 | ||
| 申请公布号 | CN100420036C | 申请公布日期 | 2008.09.17 |
| 申请号 | CN03824003.3 | 申请日期 | 2003.09.23 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 高利尚卡尔·钦达劳雷;保罗·A·英格尔索尔;克莱格·T·斯维夫特;亚历山大·B·豪伊夫勒 |
| 分类号 | H01L29/792(2006.01);H01L21/336(2006.01) | 主分类号 | H01L29/792(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 康建峰 |
| 主权项 | 1. 一种半导体器件，包括：半导体衬底；在半导体衬底中的在半导体衬底的表面下方第一距离处形成的具有第一导电型的第一高掺杂层；在半导体衬底上形成的第一绝缘层；在第一绝缘层上形成的电荷存储层；在电荷存储层上形成的第二绝缘层；在半导体衬底的第一预先确定区中形成的具有第二导电型的源；在半导体衬底的第二预先确定区中形成的具有第二导电型的漏，其中，所述第一高掺杂层不延伸到所述源和所述漏的深度之下；在第一绝缘层下方在所述源和所述漏之间的沟道区；仅在第一绝缘层的漏侧并贯穿所述漏而且在第一绝缘层的下方离第一绝缘层的边缘第二距离处形成的具有第一导电型的第二高掺杂层，其中所述第二高掺杂层增加第二距离内的掺杂物梯度；其中所述半导体器件是非易失性存储单元并且在访问该非易失性存储单元的过程中，在沟道区内的沟道区边缘处形成耗尽区来掩蔽在第二距离内增加的掺杂物梯度。 | ||
| 地址 | 美国得克萨斯 | ||