发明名称 具有简单之保护构造的半导体装置及其制造方法
摘要 一半导体积体电路装置在一半导体晶片(21)与一球栅阵列(22a)之间具有一保护结构(23),且该保护结构具有:一薄聚醯亚胺层(23a)接合至半导体晶片(21)的表面;与一厚应力松弛层(23b)覆盖导电配线(22d/22e),其中导电配线系连接在表面上之焊垫(21c/21d)与球栅阵列(22a)之间;当热应力施加在球栅阵列上时,厚应力松弛层使该球栅阵列可以移动以承受热应力。(图6)
申请公布号 TW392258 申请公布日期 2000.06.01
申请号 TW087117009 申请日期 1998.10.13
申请人 电气股份有限公司 发明人 木村直人
分类号 H01L21/56 主分类号 H01L21/56
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 台北市长春路二十号三楼
主权项 1.一种半导体装置,包含:一半导体晶片(21),其具有多个电性元件(21a),连接至形成于其主表面上的多个导电焊垫(21d)上;一界面(22),其连接至该导电焊垫以提供至与从该导电焊垫的电性通路;与一保护结构(23),其设置在该主表面上以避免该半导体晶片受热应力的损害,其特征为:该保护结构(23)包含:一绝缘层(23a),其覆盖该主表面且具有第1孔洞;与一应力松弛层(23b),其较该绝缘层厚且具有第2孔洞,且其中:该界面(22)包含:多数导电配线(22d/22e),其形成在该绝缘层上,且具有经由该第1孔洞分别连接至该导电焊垫之多个第1部分,多数焊锡球(22c),分别被容纳在形成于该应力松弛层中的该第2孔洞,并经由该第2孔洞被焊接至该导电配线的第2部分。2.如申请专利范围第1项所述之半导体装置,尚包含:贵金属层(33/35),覆盖在形成于该应力松弛层(23b)中之凹槽的内面,并电性连接至其中一该导电配线的第2部分;与一焊锡层(34/36),其层叠在该贵金属层上且接合至其中一该焊锡球。3.如申请专利范围第2项所述之半导体装置,尚包含:增厚件(32),其设置在该第2部分与该贵金属层之间以增加该应力松弛层的厚度。4.如申请专利范围第3项所述之半导体装置,其中该增厚件系以一导电配线所形成,该导电配线的两端部隔开一间距而接合于该第2部分,其中间部分凸出在该第2部分之上方。5.如申请专利范围第3项所述之半导体装置,其中该保护绝缘层、该导电配线与该贵金属层系分别以聚醯亚胺、铝与钯所形成。6.如申请专利范围第1项所述之半导体装置,其中该应力松弛层(23b)包含一覆盖层(23c),此覆盖层(23c)系由与该绝缘层(23a)相同的材料所形成,使该导电配线(22d/22e)被夹在该绝缘层与该覆盖层之间,且一间隙层(23d)层叠在该覆盖层上。7.如申请专利范围第6项所述之半导体装置,其中该绝缘层(23a)与该覆盖层(23c)系以聚醯亚胺所形成,且该间隙层(23d)系以环氧基树脂所形成。8.如申请专利范围第7项所述之半导体装置,其中该覆盖层(23c)与该间隙层(23d)分别为10微米厚的量级与100微米厚的量级。9.用于制造半导体装置的一方法,包含以下步骤:a)准备一半导体晶圆(31),其具有多个电性元件连接至其主表面上所形成的多个导电焊垫(31c)上;b)以一绝缘层(32)覆盖该主表面,该绝缘层具有露出该导电焊垫的多个第1孔洞(32a);c)将导电配线(36)图案化在该绝缘层上,其方式为使第1部分分别连接至该导电焊垫;d)以一应力松弛层(37/43)覆盖该步骤c)的该结构,该应力松弛层除了该导电配线的第2部分外较该保护绝缘膜厚;与e)将多个焊锡球(46)焊接至该第2部分。10.如申请专利范围第9项所述之方法,其中该步骤b)包含以下子步骤:b-1)将感光性聚醯亚胺涂布在该主表面上,以形成一感光性聚醯亚胺层(32);b-2)转移一用于该第1孔洞(32a)的图案影像至该感光性聚醯亚胺层上,以在该感光性聚醯亚胺层上形成该第1孔洞的一潜像;与b-3)将该潜像显影,以在该感光性聚醯亚胺层32所形成的该绝缘层上形成该第1孔洞。11.如申请专利范围第9项所述之方法,其中该步骤d)包含以下子步骤:d-1)将感光性聚醯亚胺涂布在该主表面上,以形成一感光性聚醯亚胺层(37);d-2)转移一用于第2孔洞之底部(38)的图案影像至该感光性聚醯亚胺层上,以在该感光性聚醯亚胺层上形成该第2孔洞之该底部的一潜像;d-3)将该潜像显影,以在该感光性聚醯亚胺层(37)所形成的覆盖层上形成该孔洞之该底部;d-4)将该半导体晶圆(31)分成两半导体晶片(39);d-5)将该半导体晶片(39)着装在一引线框(40)上;d-6)将该步骤d-5)的该结构放置在一铸模(42)中;与d-7)供应融熔的环氧基树脂至该铸模中,以在该覆盖层上层叠该环氧基树脂的一间隙层(43),该间隙层具有该第2孔洞的多个顶部分别连接至该第2孔洞的该底部,该导电配线(36)的该第2部分被分别露出在该第2孔洞中。12.如申请专利范围第11项所述之方法,其中该间隙层(43)至少是该覆盖层(37)的10倍厚。图式简单说明:第一图为显示一习知球栅阵列半导体积体电路装置之结构的横剖面图。第二图为显示另一习知球栅阵列半导体积体电路装置之结构的横剖面图。第三图为显示再一习知球栅阵列半导体积体电路装置之结构的横剖面图。第四图A-第四图F为显示用于制造球栅阵列半导体积体电路装置之习知方法的横剖面图。第五图为显示结合在依照本发明之一半导体积体电路装置中之球栅阵列与导电图案的平面图。第六图为显示半导体积体电路装置之结构的横剖面图。第七图A-第七图O为显示用于制造半导体积体电路装置之方法的横剖面图。第八图为显示依照本发明之另一半导体积体电路装置之结构的构剖面图。第九图为显示依照本发明之另一半导体积体电路装置之结构的横剖面图。
地址 日本