| 主权项 |
1.一种垂直MOS电晶体之制造方法,其特征为:具有开口(130)而暴露出主要表面的遮罩(13)是形成于半导体基片的主要表面上;层序列(14),其中各有一层(141,142,143)分别是作为下边(lower)的源极/汲极区域、通道区域、以及上边(upper)的源极/汲极区域之用,是利用选择性磊晶法成长于开口(130)之内,而于层序列(14)的边缘上形成多面体使得在开口(130)边缘上的(141,142,143)层厚度会小于在开口(130)中央部分的层厚度;闸极介电质(16)是形成于与通道区域相邻的一个表面上;闸极电极(170)是形成于与闸极介电质(16)相邻的位置上。2.如申请专利范围第1项之方法,其中该遮罩(13)至少是由表面上之氧化矽及/或氮化矽所构成。3.如申请专利范围第1项或第2项之方法,其中为了形成遮罩(33)而形成第一绝缘层(331,332)、导电层(370)、以及第二绝缘层(333),并于其上产生开口(330);闸极介电质(36)是在以选择性磊晶法形成层序列(34)之前形成于导电层(370)之暴露出来的表面上;闸极(370)是由导电层形成的。4.如申请专利范围第3项之方法,其中在开口(330)的边缘上靠下边的源极/汲极区域(341)的终点基本上是与第一绝缘层落在同一水平面上,而通道区域(342)的终点基本上是与导电层(370)落在同一水平面上的。5.如申请专利范围第1项或第2项之方法,其中遮罩(13)是由绝缘材料形成的;在形成层序列(14)之后,通道区域(142)会依使下边的源极/汲极区域(141)的侧壁基本上保持受到构成遮罩(13)之绝缘材料覆盖的方式而暴露出来;闸极介电质(16)的闸极电极(170)则形成于通道区域(142)的侧壁上。6.如申请专利范围第5项之方法,其中遮罩(13)是由第一绝缘层(131)和第二绝缘层(132)形成的,第一绝缘层(131)是配置于主要表面上,第二绝缘层(132)则配置于第一绝缘层(131)上,而第二绝缘层(132)是可以针对第一绝缘层(131)和层序列(14)作选择性蚀刻;下边的源极/汲极区域(141)的终点基本上是与第一绝缘层(131)落在同一水平面上;呈环状围绕通道区域(142)的开口(130)是形成于第二绝缘层(132)内;在形成闸极介电质(16)之后,开口(130)内会填满导电层(17);闸极(170)是利用导电层(17)之结构化而形成的。7.如申请专利范围第6项之方法,其中第二氧化矽层(132)内的开口(15)上至少在层序列(14)的一侧有一个延伸结构(150),而岛状结构(132')是配置于此延伸结构(150)内而使得开口(15)于延伸结构(150)内具有格子状的截图;导电层(17)也填充了延伸结构(150)内的开口(15)。8.如申请专利范围第1项之方法,其中层序列(34)以环状方式被结构化,此已成环状结构化的层序列(34)上设有绝缘填料(39)。图式简单说明:第一图、所显示的系具有端子区域和遮罩的半导体基片截面图。第二图、所显示的系在以选择性磊晶法形成层序列之后的半导体基片截面图。第三图、所显示的系形成呈环状围绕层序列的开口及形成闸极介电质之后的截面图。第四图、所显示的系第三图的平面图。第五图、所显示的系代表在第三图的开口内填充导电层而产生平坦化的绝缘层之后的截面图。第六图、所显示的系利用导电层之结构化而形成闸极之后的截面图。第七图、所显示的系钻开接触孔之后的截面图。第八图、所显示的系形成金属矽化物端子面、钝性层、及接触点之后的截面图。第九图、所显示的系具有端子区域和遮罩的半导体基片截面图。第十图、所显示的系在以选择性磊晶法形成层序列之后的半导体基片截面图。第十一图、所显示的系形成呈环状围绕层序列的开口之后的截面图。第十二图、所显示的系形成闸极、钝性层、及接点之后的截面图。第十三图、所显示的系具有端子区域和含有导电层之遮罩且有闸极介电质形成于其表面上的半导体基片截面图。第十四图、所显示的系利用选择性磊晶法形成层序列以及沈积并平坦化绝缘层之后的截面图。第十五图、所显示的系对绝缘层进行回(back)蚀刻且将间隔层形成于遮罩侧壁上之后的截面图。第十六图、所显示的系已利用间隔层作遮罩将层序列作环状结构化而暴露出端子区域表面之后的截面图。第十七图、所显示的系于经环状结构化的层序列内提供绝缘填料并形成接触点之后的截面图。 |
