用于更低的米勒电容和改善的驱动电流的单个栅极上的多个低和高介电常数栅级氧化物

摘要

本发明提供了一种具有至少一CMOS器件的半导体结构，其中米勒电容，即重叠电容被减小并且驱动电流被改善。本发明的结构包括具有至少一上覆栅极导体的半导体衬底，各至少一上覆栅极导体具有垂直边缘；位于所述至少一上覆栅极导体下面的第一栅极氧化物，所述第一栅极氧化物不延伸至至少一上覆栅极导体的边缘之外；和位于所述部分至少一上覆栅极导体下面的第二栅极氧化物。根据本发明，所述第一栅极氧化物和第二栅极氧化物选自高k含氧化物材料和低k含氧化物材料，附带条件是当所述第一栅极氧化物是高k时则所述第二栅极氧化物是低k，或者当所述第一栅极氧化物是低k时，则所述第二栅极氧化物是高k。

主权项

1.一种半导体结构，包括：具有至少一上覆栅极导体的半导体衬底，各所述至少一上覆栅极导体具有垂直边缘；位于所述至少一上覆栅极导体下面的第一栅极氧化物，所述第一栅极氧化物不延伸至所述至少一上覆栅极导体的垂直边缘之外；和位于所述部分至少一上覆栅极导体下面的第二栅极氧化物，其中所述第一栅极氧化物和第二栅极氧化物选自高k含氧化物材料和低k含氧化物材料，附带条件是当所述第一栅极氧化物是高k时则所述第二栅极氧化物是低k，或者当所述第一栅极氧化物是低k时，则所述第二栅极氧化物是高k。