发明名称 并行处理设备和并行处理方法
摘要 行处理电路(171)向行范围设置单元(172)中所设置的行输出选择信号,以选择选择信号线(103),将来自该行上的处理电路(102)的处理结果输出到数据输出线(104),并且行加法器(106)对输出到列范围选择器(105)中所设置的列的数据输出线(104)的处理结果进行相加。
申请公布号 CN100419668C 申请公布日期 2008.09.17
申请号 CN200480000040.0 申请日期 2004.02.13
申请人 日本电信电话株式会社 发明人 岛村俊重;森村浩季;藤井孝治;重松智志;町田克之
分类号 G06F7/00(2006.01) 主分类号 G06F7/00(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 朱进桂
主权项 1. 一种并行处理设备,其特征在于至少包括:按布置为矩阵的阵列而排列的多个单元;与阵列的行一一对应地形成的多个选择信号线;行范围设置装置,用于根据设置的行范围来选择所述选择信号线之一;行地址信号发生装置,用于以预定间隔输出地址信号,以便选择由所述行范围设置装置所选的选择信号线;行解码装置,用于将选择信号输出到由从所述行地址信号发生装置所输出的地址信号所指定的选择信号线;在每一个单元中所形成的处理器,与阵列的每一行的所述选择信号线相连,当经由所述选择信号线输入了选择信号时,进行预定处理,并且输出处理的结果;针对阵列的每一列形成的数据输出线,与每一列中的所述处理器相连,并且传送从所述处理器中输出的处理结果;列范围选择装置,用于根据设置的列范围来选择所述数据输出线之一;行加法装置,用于针对所述阵列的每一行,对输出到由所述列范围选择装置所选的数据输出线的处理结果进行相加,并且输出行加法结果;以及累积加法装置,用于与预定间隔同步地对从所述行加法装置输出的各个行的行加法结果进行相加,并且输出加法结果作为总计结果。
地址 日本东京