发明名称 缓冲器电路及其控制方法
摘要 本案揭示内容是用来提供一种缓冲器电路及其控制方法,其可控制输出开关元件从截止状态改变到导通状态之时间,并且防止输出特性变不稳定。此缓冲器电路包括:用以驱动输出开关元件M1及M2之一驱动部分20;用以检测此等驱动输出开关元件M1及M2之控制端之电压值是否超越一临界电压值之一检测部分30;连接至驱动部分20并且根据检测部分30之检测结果来改变此等输出开关元件M1及M2之驱动能力的一辅助驱动部分40。
申请公布号 TW200838132 申请公布日期 2008.09.16
申请号 TW096150761 申请日期 2007.12.28
申请人 富士通股份有限公司 发明人 大泽宏充
分类号 H03K19/003(2006.01) 主分类号 H03K19/003(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本