发明名称 形成沟渠隔离区之方法
摘要 本发明中形成隔离区域之方法,主要步骤为:首先形成一垫氧化层于一半导体基材上;接着形成一氧化遮罩层于垫氧化层上;并图案化氧化遮罩层、垫氧化层、以及基材,以形成沟渠于基材内;再横向除去部份之垫氧化层,以形成凹陷于氧化遮罩层及基材之间;然后形成一掺杂层覆盖于氧化遮罩层、垫氧化层之凹陷内、以及基材内之沟渠上。接着即热氧化掺杂层以形成氧化膜层覆盖于氧化遮罩层、垫氧化层之凹陷内、以及基材内之沟渠上;并形成一介电层于基材上以填满沟渠、并覆盖垫氧化层及氧化遮罩层;之后平坦化介电层至氧化遮罩层处;最后再去除氧化遮罩层及垫氧化层。
申请公布号 TW419781 申请公布日期 2001.01.21
申请号 TW088119235 申请日期 1999.11.04
申请人 台湾积体电路制造股份有限公司 发明人 吴协霖
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种形成隔离区域之方法,至少包含以下步骤:形成一垫氧化层于一半导体基材上;形成一氧化遮罩层于该垫氧化层上,该垫氧化层系用以减轻该氧化遮罩层之压力;图案化该氧化遮罩层、该垫氧化层、以及该基材,以形成沟渠于该基材内;横向除去部份之该垫氧化层,以形成凹陷于该氧化遮罩层及该基材之间;形成一掺杂层覆盖于该氧化遮罩层、该垫氧化层之该凹陷内、以及该基材内之该沟渠上;热氧化该掺杂层以形成氧化膜层覆盖于该氧化遮罩层、该垫氧化层之该凹陷内、以及该基材内之该沟渠上;形成一介电层于该基材上以填满该沟渠、并覆盖该垫氧化层及该氧化遮罩层;平坦化该介电层至该氧化遮罩层处;以及去除该氧化遮罩层及该垫氧化层。2.如申请专利范围第1项之方法,其中上述掺杂层之抗氧化程度大于该垫氧化层。3.如申请专利范围第1项之方法,其中上述掺杂层所产生的压力小于该氧化遮罩层。4.如申请专利范围第1项之方法,其中上述之垫氧化层至少包含氧化矽。5.如申请专利范围第1项之方法,其中上述之氧化遮罩层至少包含氮化矽。6.如申请专利范围第1项之方法,其中上述之掺杂层至少包含氮掺杂多晶矽。7.如申请专利范围第1项之方法,其中上述之掺杂层至少包含氮掺杂非晶矽。8.如申请专利范围第1项之方法,其中于上述之热氧化步骤中,掺杂层内掺杂之杂子会扩散至该基材内。9.如申请专利范围第1项之方法,其中上述之氧化膜层至少包含氧化矽。10.如申请专利范围第1项之方法,其中上述之氧化膜层至少包含氮氧化矽。11.如申请专利范围第1项之方法,其中上述之平坦化步骤系使用化学机械研磨。12.一种形成隔离区域之方法,至少包含以下步骤:形成一垫氧化层于一半导体基材上;形成一氧化遮罩层于该垫氧化层上,该垫氧化层系用以减轻该氧化遮罩层之压力;图案化该氧化遮罩层、该垫氧化层、以及该基材,以形成沟渠于该基材内;横向除去部份之该垫氧化层,以形成凹陷于该氧化遮罩层及该基材之间;形成一掺杂层殁盖于该氧化遮罩层、该垫氧化层之该凹陷内、以及该基材内之该沟渠上,该掺杂层至少包含一氮掺杂矽层;热氧化该掺杂层以形成氧化膜层覆盖于该氧化遮罩层、该垫氧化层之该凹陷内、以及该基材内之该沟渠上;形成一介电层于该基材上以填满该沟渠、并复盖该垫氧化层及该氧化遮罩层;平坦化该介电层至该氧化遮罩层处;以及去除该氧化遮罩层及该垫氧化层。13.如申请专利范围第12项之方法,其中上述掺杂层之抗氧化程度大于该垫氧化层。14.如申请专利范围第12项之方法,其中上述掺杂层所产生的压力小于该氧化遮罩层。15.如申请专利范围第12项之方法,其中上述之垫氧化层至少包含氧化矽。16.如申请专利范围第12项之方法,其中上述之氧化遮罩层至少包含氮化矽。17.如申请专利范围第12项之方法,其中上述之掺杂层至少包含氮掺杂多晶矽。18.如申请专利范围第12项之方法,其中上述之掺杂层至少包含氮掺杂非晶矽。19.如申请专利范围第12项之方法,其中于上述之热氧化步骤中,掺杂层内掺杂之氮离子会扩散至该基材内。20.如申请专利范围第12项之方法,其中上述之氧化膜层至少包含氧化矽。21.如申请专利范围第12项之方法,其中上述之氧化膜层至少包含氮氧化矽。22.如申请专利范围第12项之方法,其中上述之平坦化步骤系使用化学机械研磨。图式简单说明:第一图显示本发明中形成一垫氧化层于一半导体基材上、形成一氧化遮罩层于垫氧化层的截面示意图。第二图显示本发明中图案化氧化遮罩层、垫氧化层、以及基材,以形成沟渠于基材内的截面示意图。第三围显示本发明中横向除去部份之垫氧化层,以形成凹陷于氧化遮罩层及基材之间的截面示意图。第四图显示本发明中形成一掺杂层覆盖于氧化遮罩层、垫氧化层之凹陷内、以及基材内之沟渠上的截面示意图。第五图显示本发明中热氧化掺杂层以形成氧化膜层覆盖于氧化遮罩层、垫氧化层之凹陷内、以及基材内之沟渠上的截面示意图。第六图显示本发明中形成一介电层于基材上以填满沟渠、并覆盖垫氧化层及氧化遮罩层的截面示意图。第七图显示本发明中平坦化介电层至氧化遮罩层处的截面示意图。第八图显示本发明中再去除氧化遮罩层及垫氧化层的截面示意图。第九图显示本发明中以高浓度植入以形成双井区的截面示意图。第十图显示本发明中形成金属氧化半导体场效应电晶体于基材上的截面示意图。
地址 新竹科学工业园区新竹县园区三路一二一号