| 摘要 |
本发明揭示一种使用预提取时之改善的快取效能。若启用预提取，则对记忆体执行单一合并之请求，其包括用于快取列填充(cache line fill)与该预提取两者之资料。当该快取已消耗对应于该快取列填充之资料时，其将请求对应于该预提取之资料。然而，此资料已从该记忆体撷取。以此方式，由于第二预提取请求(下文标示之第二快取列填充)在作为与第一预提取请求(下文标示之第一快取列填充)相同之请求的部分进行时，对于外部记忆体仅花费纯存取时间，因此获得改善一快取操作之一简单、可靠及有效的方式。第二次时，该外部记忆体之内部延迟与设定时间得以节省。此外，不需要接近处理器之高速记忆体或可减小记忆体大小，因为记忆体可部分或完全被更缓慢从而更廉价之外部(在该处理器外)记忆体予以替代，而不会有显着的效能缺点。此外，有效减轻与记忆体一起使用一预提取功能的问题，且尤其系具有一较大设定时间的晶片外记忆体。此外，平均而言，用于一快取列填充之成本降低，从而效能得以改善，尤其系对于指令快取额外负担显着的控制型码而言。此外，平均而言，该外部记忆体占据较少循环，使得占据时间减少，由于该晶片外记忆体之频宽系一稀缺资源，此点非常重要。 |
