| 主权项 |
2.如申请专利范围第1项之方法,其中该介电层为一矽氧层。3.如申请专利范围第2项之方法,其中去除该介电层之方法为一湿蚀刻(wet etching)制程。4.如申请专利范围第1项之方法,其中该方法于进行该回蚀刻制程之前另包含有一化学机械研磨(chemicalmechanical polishing, CMP)制程。5.如申请专利范围第1项之方法,其中该导电侧壁子系由多晶矽(polysilicon)所构成。6.如申请专利范围第1项之方法,其中该介电侧壁子系由氮化矽(silicon nitride)所构成。7.如申请专利范围第1项之方法,其中该导电侧壁子之宽度约在400埃(angstrom)以内。8.一种于一半导体晶片表面制作一金属氧化半导体(MOS)电晶体的方法,该半导体晶片表面上包含有一基底,以及一闸极设于该基底之上,该方法包含有下列步骤:于该半导体晶片表面形成一介电层,并覆盖于该闸极之上;进行一回蚀刻制程,以去除部份之该介电层,并使该闸极顶端突出于该介电层;于突出于该介电层表面之该闸极顶端之侧壁形成一第一侧壁子;去除该介电层;利用该第一侧壁子作为一第一罩幕进行一第一离子布植制程,以于该闸极周围之基底上形成该MOS电晶体之一轻掺杂汲极(LDD);于该闸极周围之第一侧壁子下方之基底表面上各形成一第二侧壁子;利用该第一侧壁子以及该第二侧壁子作为一第二罩幕进行一第二离子布植制程,以于该闸极周围之基底上形成该MOS电晶体之一源极或一汲极;以及于该闸极顶部表面以及该闸极周围之基底表面分别形成一自行对准矽化物层,完成该MOS电晶体之制作。9.如申请专利范围第8项之方法,其中该介电层为一矽氧层。10.如申请专利范围第9项之方法,其中去除该介电层之方法为一湿蚀刻制程。11.如申请专利范围第8项之方法,其中该方法于进行该回蚀刻制程之前另包含有一化学机械研磨(CMP)制程。12.如申请专利范围第8项之方法,其中该第一侧壁子以及该第二侧壁子皆由氮化矽所构成。13.如申请专利范围第8项之方法,其中该第一侧壁子系由多晶矽所构成。14.如申请专利范围第8项之方法,其中该第一侧壁子之宽度约在400埃(angstrom)以内。图式简单说明:图一至图四为习知制作MOS电晶体之方法示意图图五至图十一为本发明制作MOS电晶体之方法示意图 |
