错误校正码记忆体之测试

摘要

本发明揭示一种利用错误校正码(ECC)校正一特定位址之一特定记忆体字元之单一位元错误的BIST系统，该ECC具有可于该特定记忆体字元中校正之最大位元错误数目。一第一组闸极系耦合至储存复数个记忆体字元各于一特定位址之一记忆体单元阵列。当测试一特定记忆体字元时，该第一组闸极提供表示该特定记忆体字元之错误的位元输出。耦合至该第一组闸极之个别输出的一电路决定该受测试之该记忆体字元之错误数目是否超过该ECC可校正之最大错误数目。