发明名称 |
在半导体应用的电沉积铜中缺陷的降低 |
摘要 |
一种用于向具有亚微米尺寸特征的半导体集成电路器件衬底上电镀铜沉积物的方法,以及用于形成相应的电镀槽的浓缩液。将衬底浸入到由浓缩液形成的电镀槽中,浓缩液包括铜离子和有效量的缺陷减少剂,将铜沉积物从镀槽电镀在衬底上以填充亚微米尺寸的凸起。减少了过填充、表面粗化以及由于不均匀生长导致的空隙所引起的明显缺陷的出现,改善了经过晶片的大范围平整性。 |
申请公布号 |
CN100416777C |
申请公布日期 |
2008.09.03 |
申请号 |
CN03110785.0 |
申请日期 |
2003.03.05 |
申请人 |
恩索恩公司 |
发明人 |
J·康曼德;R·赫图比塞;V·帕内卡西奥;X·林;K·吉拉格 |
分类号 |
H01L21/3205(2006.01);H01L21/321(2006.01);H01L21/768(2006.01);H01L21/28(2006.01);H01L21/66(2006.01) |
主分类号 |
H01L21/3205(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
赵苏林;庞立志 |
主权项 |
1. 一种用于将铜沉积物电镀在半导体集成电路器件衬底上的方法,此衬底上具有电互连特征,此电互连特征包括亚微米尺寸的特征,使得该表面在其中具有亚微米尺寸的凸起,所述凸起具有至少约4∶1的高度-直径比,该方法包括:将衬底浸入到包含铜离子和有效量的缺陷减少剂的电镀槽中,所述缺陷减少剂降低了该铜沉积物中重结晶和晶粒生长的速率,由此减少了该铜沉积物中内部空隙的形成;以及将来自所述镀槽中的铜沉积物电镀在该衬底上以自底向上过填充亚微米尺寸的凸起,随后铜沉积物以降低的速率重结晶和晶粒生长,由此其特征在于降低内部空隙的含量。 |
地址 |
美国康涅狄格州 |