| 发明名称 | 非易失性半导体存储器及其制造方法 | ||
| 摘要 | 本发明涉及一种非易失性半导体存储器及其制造方法，该存储器包括在有源区(AA)的侧面中有凹进部分的元件形成区，使得在沿着STI的相邻方向的截面中在AA的上表面之下的部分的宽度小于AA的上表面的宽度；位于AA上的第一栅极绝缘膜；位于第一栅极绝缘膜上的浮置栅极；位于所述浮置栅极的上表面和侧表面上的第二栅极绝缘膜；以及隔着所述第二栅极绝缘膜位于所述浮置栅极的上表面和所述侧表面上的控制栅极，其中在沿着STI的相邻方向的截面中所述浮置栅极的上侧的宽度小于其下侧的宽度。 | ||
| 申请公布号 | CN101257025A | 申请公布日期 | 2008.09.03 |
| 申请号 | CN200710169178.9 | 申请日期 | 2007.11.07 |
| 申请人 | 株式会社东芝 | 发明人 | 渡边浩志 |
| 分类号 | H01L27/115(2006.01);H01L29/788(2006.01);H01L29/423(2006.01);H01L29/06(2006.01);H01L21/8247(2006.01);H01L21/762(2006.01);H01L21/336(2006.01);H01L21/28(2006.01) | 主分类号 | H01L27/115(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
| 主权项 | 1、一种非易失性半导体存储器器件，包括：半导体衬底；多个元件隔离区，形成在所述半导体衬底中；元件形成区，设置于相邻的元件隔离区之间，所述元件形成区在所述元件形成区的侧表面中具有凹进部分，使得在沿着元件隔离区的相邻方向的截面中所述元件形成区的上表面之下的部分的宽度小于所述元件形成区的上表面的宽度；第一栅极绝缘膜，设置于所述元件形成区上；浮置栅极，设置于所述第一栅极绝缘膜上；第二栅极绝缘膜，设置于所述浮置栅极的上表面和侧表面上；以及控制栅电极，隔着所述第二栅极绝缘膜设置于所述浮置栅极的所述上表面和侧表面上，其中在沿着所述元件隔离区的相邻方向的所述截面中，所述浮置栅极的上侧的宽度小于所述浮置栅极的下侧的宽度。 | ||
| 地址 | 日本东京都 | ||