发明名称 |
低稳态误差的锁相回路及其校正电路 |
摘要 |
一种低稳态误差的锁相回路及其校正电路。该校正电路包含:时钟发生器,根据振荡时钟产生相位接近或同相位的模拟输入信号与模拟参考时钟;延迟单元来延迟模拟参考时钟的相位;相位检测器,接收模拟输入信号与延迟单元输出的延迟参考时钟,并根据该等信号的相位差输出电荷控制信号;电荷泵,接收电荷控制信号,并根据该电荷控制信号输出控制电流;积分器,对控制电流积分产生误差电压;延迟时间控制单元,根据误差电压产生延迟单元的延迟时间控制信号;及压控振荡器接收参考控制电压,并产生所述振荡时钟。该低稳态误差的锁相回路是利用延迟单元延迟输入信号的相位或参考时钟的相位,藉以补偿该锁相回路的电路特性,并降低锁相回路的稳态误差。 |
申请公布号 |
CN100417024C |
申请公布日期 |
2008.09.03 |
申请号 |
CN02147935.6 |
申请日期 |
2002.10.30 |
申请人 |
联发科技股份有限公司 |
发明人 |
陈志成;徐哲祥 |
分类号 |
H03L7/06(2006.01);H03L7/08(2006.01);H03L7/085(2006.01) |
主分类号 |
H03L7/06(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
王志森;黄小临 |
主权项 |
1. 一种锁相回路的延迟时间的校正电路,该锁相回路具有一延迟单元、一相位检测器、一电荷泵、一回路滤波器、以及一压控振荡器,该校正电路包含:一信号发生器,根据一锁相时钟产生相位接近或同相位的的一模拟输入信号以及一模拟参考时钟;所述延迟单元接收所述模拟参考时钟,并输出延迟一第一预设时间的一延迟时钟;所述相位检测器,接收所述模拟输入信号与所述延迟时钟,并根据该模拟输入信号与延迟时钟的相位差输出电荷控制信号;所述电荷泵,接收所述电荷控制信号,并根据该电荷控制信号输出一控制电流;一积分器,对所述控制电流积分产生一误差电压;一延迟时间控制单元,根据所述误差电压产生延迟时间控制信号来控制所述延迟单元的延迟时间;以及所述压控振荡器接收一参考控制电压,并产生所述锁相时钟。 |
地址 |
台湾省新竹市新竹科学工业园 |