能减少测试时间的并行位测试装置和并行位测试方法

摘要

一种包含在存储芯片中的并行位测试(PBT)装置，该存储芯片被堆叠在多芯片封装(MCP)中并共享一数据信号线集，该装置可以包括：比较单元用于输出数据信号，该数据信号分别是在提供给指定存储芯片的测试数据信号和从那里输出的相关数据信号之间比较的表征；以及编码单元用于使用共享数据信号线集的第一子集来输出表征数据信号，该第一子集分别与其他存储芯片相关的编码单元所使用的其他子集不重叠，根据第一测试模式寄存器组(MRS)信号，编码单元从包含在第一子集中的共享数据信号线中选择一个或多个数据信号线。

主权项

1、一种包含在存储芯片中的并行位测试PBT装置，该存储芯片被堆叠在多芯片封装MCP中并共享一数据信号线集，该PBT装置包括：比较单元，用于输出表征数据信号，该表征数据信号是在提供给指定存储芯片的测试数据信号和从那里分别输出的对应数据信号之间比较的表征；和编码单元，用于使用共享数据信号线集的第一子集来输出表征数据信号，该第一子集与其他存储芯片对应的编码单元分别使用的其他子集不重叠，根据第一测试模式寄存器组MRS信号，编码单元在包含在第一子集中的共享数据信号线集中选择一个或多个数据信号线。