| 发明名称 | 实现冗长置换且可高速读出的存储装置 | ||
| 摘要 | 进行正规位线BL3、/BL3的选择时，同时进行备用位线SBL2、/SBL2的选择，为了它们与不同的读出数据总线对连接而配置列选择门电路。为了使读出数据总线的负荷容量不产生大的差异，列选择门电路被分散配置。冗长判定结果，通过读出放大器(83)之前的控制信号φ1、φ2的活性化，由读出数据反映。另外，设置2台读出放大器，为了选择该输出之一，也可以使用控制信号φ1、φ2。由此，能够提供实现冗长置换同时可高速读出的存储装置。 | ||
| 申请公布号 | CN100416697C | 申请公布日期 | 2008.09.03 |
| 申请号 | CN03158813.1 | 申请日期 | 2003.09.12 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 日高秀人 |
| 分类号 | G11C7/00(2006.01);G11C7/12(2006.01);G11C11/15(2006.01) | 主分类号 | G11C7/00(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;叶恺东 |
| 主权项 | 1. 一种存储装置，其特征在于：包括多个正规存储单元；多个备用存储单元，其在上述多个正规存储单元中存在缺陷存储单元时，代替上述缺陷存储单元使用；多条位线，其用于从上述多个正规存储单元读出数据；读出放大电路，其从上述多个正规存储单元和上述多个备用存储单元读出数据；多条数据线，其用于将上述多条位线连接于上述读出放大电路；连接电路，其形成为了使上述多条数据线的负荷容量实质上相等而将上述多条数据线连接于上述多个正规存储单元及上述多个备用存储单元的线路的一部分，上述连接电路形成将按照第1输入地址所选择的上述多条位线中第1选择位线连接于上述多条数据线中第1数据线、同时将按照上述第1输入地址所选择的上述多个备用存储单元一部分连接于与上述多条数据线中上述第1数据线不同的第2数据线的线路的一部分，形成将按照第2输入地址所选择的上述多条位线中第2选择位线连接于上述第2数据线、同时将按照上述第2输入地址所选择的上述多个备用存储单元一部分连接于上述第1数据线的线路的一部分。 | ||
| 地址 | 日本东京都 | ||