发明名称 半导体记忆体装置及其制法
摘要 一种SRAM包含一个由串联连接之第一和第二MOS电晶体形成的第一CMOS反相器、一个由串联连接之第三和第四MOS电晶体形成且与该第一CMOS反相器一起形成一个正反器电路的第二CMOS反相器、及一个形成于一个元件隔离区域上的多晶矽电阻元件,该第一与第三MOS电晶体中之每一者是形成在一个第一导电性类型元件区域内并且在闸极电极之侧壁绝缘薄膜的外侧包括一个具有比其之汲极延伸区域更大之深度的第二导电性类型汲极区域,其中,一个源极区域是形成比一个汲极延伸区域更深,该多晶矽闸极电极具有一个与该多晶矽电阻元件之薄膜厚度相同的薄膜厚度,该源极区域和该多晶矽电阻元件是以相同的掺杂物元件掺杂。
申请公布号 TW200836329 申请公布日期 2008.09.01
申请号 TW097104833 申请日期 2008.02.12
申请人 富士通股份有限公司 发明人 安田真
分类号 H01L27/11(2006.01);H01L21/8244(2006.01) 主分类号 H01L27/11(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本