发明名称 半导体器件及其制造方法
摘要 本发明的目的在于,提供一种构成电容器的电介质膜的铁电体或者高介电常数电介体的结晶度良好,而且电容器的交换电量高、可低电压动作的高可靠性的半导体器件以及其制造方法。在半导体衬底110上形成晶体管T1、T2之后,形成阻止层120以及层间绝缘膜121。然后,在层间绝缘膜121形成接触孔,而且在层间绝缘膜121上形成铜膜,并在接触孔内埋入铜。之后,通过低压CMP研磨或者ECMP研磨去除层间绝缘膜121上的铜膜使表面平坦,从而形成插塞124a、124b。接着,形成阻挡金属125、下部电极126a、铁电膜127以及上部电极128a。由此形成具有铁电电容器130的半导体器件(FeRAM)。
申请公布号 CN101253620A 申请公布日期 2008.08.27
申请号 CN200580051439.6 申请日期 2005.08.31
申请人 富士通株式会社 发明人 王文生
分类号 H01L21/8246(2006.01);H01L27/105(2006.01) 主分类号 H01L21/8246(2006.01)
代理机构 隆天国际知识产权代理有限公司 代理人 张龙哺
主权项 1.一种半导体器件,具有:半导体衬底;杂质区域,其向所述半导体衬底导入杂质而形成;层间绝缘膜,其形成在所述半导体衬底上;导电插塞,其贯通所述层间绝缘膜而形成;电容器,其配置于所述导电插塞的上方,所述半导体器件的特征在于,所述电容器由下部电极、电介质膜以及上部电极构成构成,其中,所述下部电极经由所述导电插塞电连接至所述杂质区域,所述电介质膜由该下部电极上的铁电体或者高介电常数电介体形成,所述上部电极位于该电介质膜上,而且至少在所述导电插塞的上部、或者所述导电插塞和所述电容器的所述下部电极之间,配置有上表面平坦的铜膜。
地址 日本神奈川县