发明名称 |
根据多组高速缓存组预测来选择执行的指令的装置和系统 |
摘要 |
包括多个装载操作的、能够分派多个并行操作的处理器访问被划分为组的高速缓冲存储器。每个组支持有限数量的同时读取和写入访问操作。组预测字段与每个存储器访问操作相关联。存储器访问操作被选择以分派,以便它们被预测为非冲突的。优选的是,处理器自动保存基于先前组访问的组预测值和指示在组预测中的置信度的确认值。所述确认值优选地是上或下计数器,它对于每个正确预测递增,并且对于每个错误预测递减。 |
申请公布号 |
CN100414494C |
申请公布日期 |
2008.08.27 |
申请号 |
CN200510066925.7 |
申请日期 |
2005.04.22 |
申请人 |
国际商业机器公司 |
发明人 |
戴维·A·卢克 |
分类号 |
G06F9/38(2006.01) |
主分类号 |
G06F9/38(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
黄小临;王志森 |
主权项 |
1. 一种数字数据处理器件,包括:指令单元,用于选择和解码指令以执行;执行单元,用于执行指令;第一高速缓冲存储器,用于临时存储数据,所述第一高速缓冲存储器包括多个组,每个组包含至少一个相应的访问端口,用于访问在组中的数据;其中,至少一些指令在被所述执行单元执行时访问所述第一高速缓冲存储器,从所述第一高速缓冲存储器读取数据或者向第一高速缓冲存储器写数据,相应的组预测值与访问所述第一高速缓冲存储器的至少一些指令中的每个相关联,每个所述组预测值预测要由其相关联的指令访问的所述第一高速缓冲存储器的组;其中,所述指令单元选择多个指令以同时执行,所述指令单元使用所述指令的所述组预测值来选择访问所述第一高速缓冲存储器的多个指令。 |
地址 |
美国纽约阿芒克 |