发明名称 |
多通道内部集成电路 |
摘要 |
一种扩展内部集成电路总线的多通道内部集成电路,该电路包括:一内部集成电路控制器,用于控制内部集成电路总线的数据及地址传输;一CPU,用于处理内部集成电路总线传输的数据及地址;若干内部集成电路总线以及一译码电路,该译码电路其包括一译码器,一用于暂存信号的锁存缓冲器,若干非门及相同数量的与非门。该电路在仅使用单一内部集成电路控制器的状态下,便可提供多条内部集成电路总线,不仅可扩展内部集成电路总线设备容量,并可避免内部集成电路设备地址冲突。 |
申请公布号 |
CN100412837C |
申请公布日期 |
2008.08.20 |
申请号 |
CN200310112336.9 |
申请日期 |
2003.11.22 |
申请人 |
鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 |
发明人 |
赵国胜 |
分类号 |
G06F13/40(2006.01) |
主分类号 |
G06F13/40(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1. 一种多通道内部集成电路,其在仅使用单一内部集成电路控制器的状态下,可提供多条内部集成电路总线,该电路包括:若干内部集成电路总线;若干设备,其与这些内部集成电路总线相连接;一CPU,用于处理内部集成电路总线传输的数据及地址;一内部集成电路控制器,其与CPU相连接,用于控制内部集成电路总线的数据及地址传输;其特征在于还包含有一主串行数据线;一主串行时钟线;一译码器,设有若干输入端口及若干输出端口,所述若干输入端口与CPU的若干地址线对应相连接,用于对CPU所输入的地址信号进行译码;一锁存缓冲器,设有若干输入端口及若干输出端口,所述若干输入端口与译码器的输出端口对应相连接,用于暂存译码器输出的信号;若干非门,每一非门设有一输入端口及一输出端口,所述输入端口与所述主串行时钟线相连接;若干与非门,每一与非门设有两输入端口及一输出端口,所述两输入端口分别同非门的输出端口及锁存缓冲器的输出端口相连接,输出端口对应连接一内部集成电路总线中的串行时钟线,所述主串行时钟线与内部集成电路控制器相连,所述主串行数据线与所述若干内部集成电路总线中的串行数据线均相连,所述译码电路根据CPU的地址线译码选通所述若干内部集成电路总线中对应的串行时钟线,以实现CPU与选通的内部集成电路总线上的设备进行通信。 |
地址 |
518109广东省深圳市宝安区龙华镇油松第十工业区东环二路2号 |