发明名称 电源电压产生电路
摘要 一种电源电压产生电路,NMOS晶体管与PMOS晶体管的漏极形成电源电压输出端,源极与电源相连,栅极分别耦合至第二开关晶体管与第三开关晶体管的集电极。第一开关晶体管、第二开关晶体管与第三开关晶体管的集电极经由电阻与电源相连,发射极接地。第二开关晶体管的基极耦合至第一开关晶体管的集电极,第三开关晶体管的基极经一电阻耦合至第一开关晶体管的集电极。第一开关晶体管的基极经由电阻耦合至一信号源。通过利用本发明,可以避免计算机等电子产品在从“休眠”状态进入正常工作状态时发生死机现象,并降低制造成本。
申请公布号 CN100412754C 申请公布日期 2008.08.20
申请号 CN200410077633.9 申请日期 2004.12.17
申请人 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 发明人 江武;黄永兆;李云
分类号 G06F1/26(2006.01);H02M3/10(2006.01);H02J9/00(2006.01) 主分类号 G06F1/26(2006.01)
代理机构 代理人
主权项 1. 一种电源电压产生电路,包括一NMOS晶体管(Q3)、一PMOS晶体管(Q4)、一第一开关晶体管(Q5)及一第二开关晶体管(Q6),NMOS晶体管(Q3)与PMOS晶体管(Q4)的漏极相互连接形成一电源电压输出端;所述第一开关晶体管(Q5)的集电极经一第一电阻(R2)接至一备用电源端,发射极接地;所述第二开关晶体管(Q6)的基极耦合至所述第一开关晶体管(Q5)的集电极,集电极经一第二电阻(R4)接至一第一系统电源端,发射极接地;所述NMOS晶体管(Q3)的栅极接至所述第二开关晶体管(Q6)的集电极,源极接至一第二系统电源端;所述PMOS晶体管(Q4)的源极接至所述备用电源端;其特征在于,该电路还包括:一第三开关晶体管(Q7),其基极经由一第三电阻(R3)与所述第一开关晶体管(Q5)的集电极相连,其集电极经由一第四电阻(R5)与所述备用电源端相连,其发射极接地;所述第一开关晶体管(Q5)的基极经一第五电阻(R1)与一信号源相连;及所述PMOS晶体管(Q4)的栅极接至所述第三开关晶体管(Q7)的集电极。
地址 518109广东省深圳市宝安区龙华镇油松第十工业区东环二路2号