| 发明名称 | 控制栅氧化层厚度的方法及半导体器件的制作方法 | ||
| 摘要 | 一种控制栅氧化层厚度的方法，包括：提供包含核心器件区域和外围电路区域的半导体衬底；在外围电路区域的半导体衬底上形成牺牲氧化层；在核心器件区域的半导体衬底上以及外围电路区域的牺牲氧化层上形成介质层－捕获电荷层－介质层的三层堆叠结构，其中牺牲氧化层上的介质层为第一介质层，捕获电荷层上的介质层为第二介质层；去除外围电路区域的第一介质层上的捕获电荷层和第二介质层；去除外围电路区域的半导体衬底上的牺牲氧化层和第一介质层；在外围电路区域的半导体衬底上形成栅氧化层。所述方法可以有效控制外围电路区域形成的栅氧化层的厚度。本发明还提供了包含所述栅氧化层的半导体器件的制作方法。 | ||
| 申请公布号 | CN101246851A | 申请公布日期 | 2008.08.20 |
| 申请号 | CN200710037673.4 | 申请日期 | 2007.02.13 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 陈文丽;蔡信裕;汪宪国;徐丹 |
| 分类号 | H01L21/822(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L21/822(2006.01) |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 逯长明 |
| 主权项 | 1. 一种控制栅氧化层厚度的方法，其特征在于，包括：提供包含核心器件区域和外围电路区域的半导体衬底；在外围电路区域的半导体衬底上形成牺牲氧化层；在核心器件区域的半导体衬底上以及外围电路区域的牺牲氧化层上形成介质层-捕获电荷层-介质层的三层堆叠结构，其中牺牲氧化层上的介质层为第一介质层，捕获电荷层上的介质层为第二介质层；去除外围电路区域的第一介质层上的捕获电荷层和第二介质层；去除外围电路区域的半导体衬底上的牺牲氧化层和第一介质层；在外围电路区域的半导体衬底上形成栅氧化层。 | ||
| 地址 | 201203上海市浦东新区张江路18号 | ||