发明名称 一种电路实验用节点连接耦件
摘要 本发明涉及一种电路实验用节点连接耦件,包括:基板,包括绝缘座体、多个插槽及多个弹性端子,该多个插槽形成于绝缘座体的两侧,多个弹性端子一一对应地内设于插槽内;及插接组件,用于连接绝缘座体两侧的弹性端子,插接组件包括至少两个插头及至少一根用于连接至少两个插头的导线,插头的顶部设置有一层叠部,使得多个插头层叠插设,实现多层扩展。本发明可以避免焊接,不易损坏元件,弹性片结构可以使接触良好,电路改动方便,并且插接组件的使用可以将节点在原位置进行多层扩展,因此连接完毕的电路体积小巧,结构清晰,插接组件上的端子及导线外部均包裹有橡胶绝缘层,所以操作时可以避免短路发生。
申请公布号 CN100413149C 申请公布日期 2008.08.20
申请号 CN200510086864.0 申请日期 2005.11.11
申请人 北京邮电大学 发明人 高立
分类号 H01R9/00(2006.01);H01R25/00(2006.01);H01R33/76(2006.01);H01R31/06(2006.01);H01R11/01(2006.01);H01R13/28(2006.01) 主分类号 H01R9/00(2006.01)
代理机构 北京律诚同业知识产权代理有限公司 代理人 梁挥;祁建国
主权项 1. 一种电路实验用节点连接耦件,其特征在于,包括:基板,包括一绝缘座体、多个插槽及多个弹性端子,所述多个插槽设置于所述绝缘座体的两侧,所述多个弹性端子一一对应地内设于所述插槽内;及插接组件,用于连接所述绝缘座体两侧的所述弹性端子,所述插接组件包括至少两个插头及至少一根用于连接所述至少两个插头的导线,所述插头的顶部设置有一层叠部,使得多个所述插头层叠插设,实现多层扩展。
地址 100876北京市海淀区西土城路10号