制造半导体元件之方法

摘要

一种制造包含第一区与第二区之半导体元件之方法，其中在该第二区中所形成的蚀刻目标图案之图案密度系小于在第一区中所形成的蚀刻目标图案之密度，该方法包含：配置基板，其含有该第一区与该第二区；于该基板上方形成蚀刻目标层；于该蚀刻目标层上方形成硬遮罩层；蚀刻该硬遮罩层以分别于该等第一与第二区中形成第一与第二硬遮罩图案；缩减于该第二区中所形成之该第二硬遮罩图案之宽度；及使用该第一硬遮罩图案与具有已缩减宽度之该第二硬遮罩图案作为蚀刻障壁，蚀刻该蚀刻目标层，以于该等第一与第二区中形成多个蚀刻目标图案。