发明名称 半导体积体电路及其制造方法
摘要 可达成高的制造良品率之同时,可补偿CMOS.SRAM之MOS电晶体之临限值电压之变动。于SRAM之资讯保持动作、写入动作与读出动作之其中任一主动模态中,基板偏压Vbp、Vbn被施加于SRAM记忆格之MOS电晶体之基板(晶圆)。首先,SRAM之PMOS与NMOS之电晶体之临限值电压被测定。依据测定结果,控制记忆体Cnt_MM1、Cnt_MM2之控制资讯Cnt_Sg1、Cnt_Sg2被写入。藉由该写入,使基板偏压Vbp、Vbn之位准被调整,CMOS.SRAM之MOS电晶体之临限值电压之变动被控制于特定误差范围内。相对于MOS电晶体之源极被施加的动作电压,于MOS电晶体之基板被施加逆偏压或极浅顺偏压的基板偏压。
申请公布号 TW200834583 申请公布日期 2008.08.16
申请号 TW096143882 申请日期 2007.11.20
申请人 瑞萨科技股份有限公司 发明人 山冈雅直;长田健一;小松成
分类号 G11C11/412(2006.01);G11C11/413(2006.01) 主分类号 G11C11/412(2006.01)
代理机构 代理人 林志刚
主权项
地址 日本