有限场除法器架构之实现方法

摘要

本发明是关于一种有限场除法器架构之实现方法。藉由将所有的除法器标准基础输入转换到合成域，在这个网域下用子域的乘法器，平方器，加法器，查表来完成电路，而之后再将其从合成域转换回标准基础的有限体下。使用者可以在一个时脉周其下完成除法运算，并且达到低复杂度的须求。在许多有限场的运算上，支援这样的除法电路是相当有帮助的，例如解RS/BCH码或是ECC/Security处理器的应用。