发明名称 Shallow trench avoidance in integrated circuits
摘要 <p>Diffusion regions in a standard cell design are bridged across cell boundaries. Shallow trench isolation is reduced and nitride passivation thickness variation is reduced.</p>
申请公布号 GB0812517(D0) 申请公布日期 2008.08.13
申请号 GB20080012517 申请日期 2007.03.21
申请人 INTEL CORPORATION 发明人
分类号 主分类号
代理机构 代理人
主权项
地址