具低自更新电流的动态随机存取存储器的制造方法及系统

摘要

本发明系相关于一种降低DRAMs中自行更新电流需求之方法及系统。一DRAM系被区分为数区段，而整个DRAM芯片系于制造时加以测试，以决定在DRAM中每一单元之相对衰败率。每一个别区段之更新率系根据在该区段中之具最快衰败率之一DRAM单元而进行选择，而该DRAM系加以建构以于自行更新期间以不同区段有不同更新速率而更新存储单元，个别区段之该更新周期系利用如可程序化逻辑或熔线之技术而受到控制，以使能以较低更新率操作之那些区段跳过一些自行更新周期。在此方法中，存储器区段中许多存储单元之更新周期可以被降低，藉此而保留撷取所需之电流。

主权项

1. 一种降低一动态随机存取存储器中复数存储单元之更新频率之方法，包括下列步骤：将一包括复数存储单元之存储器阵列分配为复数区段；辨识该存储器阵列中之存储单元，其所需之一更新率系较该存储器阵列中其余存储单元所需之更新率为快；辨识相对应该已辨识存储单元之一区段；以及对各区段分别施加一更新信号，以使该区段的更新率根据在该区段中具有最快衰败率的一DRAM单元而进行选择，当一更新操作被激活时，更新在一已辨识区段中之存储单元，而该更新之更新率系不同于施加至该存储器阵列之其它区段中之存储单元之更新率。