发明名称 |
基于哈密尔顿图的低密度奇偶校验码的纠错编码方法 |
摘要 |
基于哈密尔顿图的低密度奇偶校验码的纠错编码方法属于数字信号传输与存储领域,其特征在于,本发明的低密度奇偶校验码的校验矩阵为连接的简单哈密尔顿图的关联矩阵,可以分为两部分,能够实现线性时间编码。校验矩阵的描述可利用哈密尔顿图的Lederberg-Coxeter-Frucht表示与方向矢量得到,进一步降低了编码复杂度。本发明的低密度奇偶校验码基于的哈密尔顿图,特别是笼子图,特征在于具有大的围长。本发明设计的低密度奇偶校验码校验矩阵的描述简单,具有低的编码复杂度,并具有大的围长与最小距离,在高信噪比下性能优越,误码平台低。 |
申请公布号 |
CN101242188A |
申请公布日期 |
2008.08.13 |
申请号 |
CN200810101596.9 |
申请日期 |
2008.03.10 |
申请人 |
清华大学 |
发明人 |
陆建华;陈为刚;裴玉奎;殷柳国 |
分类号 |
H03M13/09(2006.01);H03M13/00(2006.01);H04L1/00(2006.01);H04L12/56(2006.01) |
主分类号 |
H03M13/09(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1、基于哈密尔顿图的低密度奇偶校验码的纠错编码方法,特征在于该纠错编码方法可以在超大规模集成电路内部实现,至少包含一个低密度奇偶校验码编码器与一个低密度奇偶校验码译码器;低密度奇偶校验码编码器的特征在于,至少包括一个输入比特缓存单元、一个编码运算单元、一个输出编码比特缓存单元以及一个控制电路;低密度奇偶校验码编码器的编码运算单元的特征在于,至少包含一个由n个单比特累加器并联组成的累加器阵列、一个地址生成单元和一个单比特的校验位累加器;低密度奇偶校验码译码器的特征在于,至少包括一个输入数据缓存单元、一个译码运算单元、一个输出数据缓存单元以及一个控制电路。 |
地址 |
100084北京市100084-82信箱 |