发明名称 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法
摘要 为进一步开发用于电子数据处理的电路布置(100),特别是集成电路,并开发一种方法,该方法检测和/或登记和/或用信号表示用至少一种光源对至少一种非易失性存储模块(10)的照射,以使得能够安全避免攻击,特别是电磁(EM)照射攻击,例如旁道攻击,或特别是密码分析,例如电流跟踪分析或差分能量分析(DPA),此类攻击或此类分析目标特别是找到私钥,本发明提出,产生针对至少一次对存储模块(10)的读访问的访问定时,特别是在至少一种测试模式(T)中增加至少一次对存储模块(10)的额外读访问,所述测试模式(T)特别是至少一种禁用全部字线(DAW)模式,该测试模式(T)优选允许检测所述存储模块(10)目前是否暴露给一定能量的任何光。
申请公布号 CN101243450A 申请公布日期 2008.08.13
申请号 CN200680030214.7 申请日期 2006.08.09
申请人 NXP股份有限公司 发明人 沃尔夫冈·布尔
分类号 G06F21/00(2006.01) 主分类号 G06F21/00(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 戎志敏
主权项 1.一种电路布置(100),特别是集成电路,用于电子数据处理,所述电路布置包括:—至少一个非易失性存储模块(10),用于存储数据,特别是——至少一个可擦除可编程只读存储器,例如至少一个电可擦除可编程只读存储器,或——至少一个闪存单元,—至少一个接口逻辑单元(20)——用于对所述存储模块(10)进行寻址,——用于将数据写入所述存储模块(10)中,和/或——用于从所述存储模块(10)读取数据,所述接口逻辑(20)包括至少一个监控模块(22),—用于监控所述存储模块(10),和/或—用于检测和/或登记和/或用信号表示至少一个光源对所述存储模块(10)的照射,其特征在于所述监控模块(22)包括至少一个逻辑定序单元(42),用于为对所述存储模块(10)的至少一次读访问生成访问定时,特别是在至少一次测试模式(T)中,特别是在至少一次禁用全部字线模式中,增加对所述存储模块(10)的至少一次额外读访问,该测试模式(T)优选地允许检测所述存储模块(10)当前是否暴露给具有一定能量的任意光。
地址 荷兰艾恩德霍芬