| 发明名称 | 半导体电路和半导体电路驱动器的资源配置方法 | ||
| 摘要 | 一集成半导体电路，具有一逻辑功能方块(L)的规则阵列与一对应于该逻辑功能方块(L)阵列的接线区(X)规则阵列。一接线区(X)的至少一接线层中的接线是以导线线段方式形成，其在所述之接线区内连续且于接线区边界处中断。此外，该半导体电路包含以一L形方式围绕该逻辑功能方块的一逻辑单元的驱动器单元。 | ||
| 申请公布号 | CN100411139C | 申请公布日期 | 2008.08.13 |
| 申请号 | CN200510059201.X | 申请日期 | 2005.03.24 |
| 申请人 | 因芬尼昂技术股份公司 | 发明人 | J·格利伊塞;W·坎普;S·科佩;M·舍普佩 |
| 分类号 | H01L21/82(2006.01);H01L23/52(2006.01) | 主分类号 | H01L21/82(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;梁永 |
| 主权项 | 1. 一种集成半导体电路，具有一逻辑功能方块(L)的规则阵列，其在该半导体电路的一主动层(20，21)中且在至少一第一接线层(M1)中形成，用以部分或决定性地定义该逻辑功能方块(L)的功能，以及一接线区(X，X1，X2)的规则阵列，其对应于该逻辑功能方块(L)的阵列，并用于逻辑功能方块(L)间的信号的路由，该接线区(X，X1，X2)的阵列形成在至少两接线层(i，i+1)中，所述至少两接线层(i，i+1)含有彼此不平行的接线(31-36；41-46)和位于接线层中的一绝缘层(24)，且在该两接线层(i，i+1)的至少一个中的所述接线(31-36；41-46)是该接线区(X，X1，X2)内的连续线段且于接线区边界(B)处中断，所述至少两接线层(i，i+1)中的较低的接线层(i)，与该至少一第一接线层(M1)相连。 | ||
| 地址 | 联邦德国慕尼黑 | ||