摘要 |
<p>Beschrieben wird ein Controllerbaustein mit einer Überwachung durch einen Watchdog, wobei zum Controllerbaustein eine Recheneinheit und ein adressierbarer Portbaustein gehören, die beide jeweils mit einem controllerinternen Adressbus und mit einem controllerinternen Datenbus verbunden sind, wobei innerhalb einer Komponente des Controllerbausteins mindestens eine Rechenaufgabe abgelegt ist, die als Ergebniswert die Adresse des Portbausteins ergibt, wobei die Recheneinheit die Rechenaufgabe zyklisch berechnet und den Ergebniswert auf den Adressbus gibt und wobei die Recheneinheit einen Datenwert auf den Datenbus gibt, der bei korrekt adressiertem Portbaustein am Ausgang des Portbausteins als ein Signal zum Zurücksetzen des Watchdogs erscheint.</p> |