发明名称 |
半导体装置的制造方法 |
摘要 |
一种半导体装置的制造方法,防止存储区域的配线层的露出,且防止配线电阻的变动及可靠性劣化。在焊盘电极(20)及层间绝缘膜(2C)上形成SiO<SUB>2</SUB>膜(21)作为使紫外线透过的蚀刻阻止膜。之后,将焊盘电极(20)上的SiO<SUB>2</SUB>膜(21)选择性蚀刻除去,在EPROM区域上残留SiO<SUB>2</SUB>膜(21)。之后,在SiO<SUB>2</SUB>膜(21)上及除去了SiO<SUB>2</SUB>膜(21)的焊盘电极(20)上形成氮化硅膜(23)及聚酰亚胺膜(24)作为紫外线不能透过的保护膜。之后,将焊盘电极(20)上及EPROM区域上的氮化硅膜(23)及聚酰亚胺膜(24)选择性地蚀刻除去。此时,由于SiO<SUB>2</SUB>膜(21)作为蚀刻阻止膜起作用,因此,可防止SiO<SUB>2</SUB>膜(21)下层的层间绝缘膜(2C)被消去而导致控制栅线金属层(19)露出。 |
申请公布号 |
CN101236930A |
申请公布日期 |
2008.08.06 |
申请号 |
CN200810002638.3 |
申请日期 |
2008.01.14 |
申请人 |
三洋电机株式会社;三洋半导体株式会社 |
发明人 |
稻叶裕一;山田裕;森川成洋 |
分类号 |
H01L21/8247(2006.01);H01L27/115(2006.01) |
主分类号 |
H01L21/8247(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1、一种半导体装置的制造方法,该半导体装置具备:包含紫外线擦除型存储单元和与该存储单元连接的配线层的存储区域;覆盖所述存储单元及所述配线层的层间绝缘膜;经由所述层间绝缘膜在所述配线层的上层离开所述存储区域而形成的外部连接电极,该半导体装置的制造方法的特征在于,包括:在所述外部连接电极及所述层间绝缘膜上形成使紫外线透过的蚀刻阻止膜的工序;将所述外部连接电极上的所述蚀刻阻止膜选择性地蚀刻除去,并在所述存储区域上残留所述蚀刻阻止膜的工序;在所述蚀刻阻止膜上及除去了所述蚀刻阻止膜的所述外部连接电极上形成不使紫外线透过的保护膜的工序;将所述外部连接电极上及存储区域上的所述保护膜选择性地蚀刻除去的工序。 |
地址 |
日本大阪府 |