发明名称 |
防止多分支变压器差动保护误动的相序合成综合方法 |
摘要 |
一种防止多分支变压器差动保护误动的相序合成综合方法,通过变压器差动保护中的三相差动电流的基波正序电流或基波负序电流与各中性点接地侧(或分支)的零序电流的加权求和值构成比率制动元件,当比率值小于整定值K时,判为中性点接地侧区外接地故障,输出三相制动信号,对三相比率差动保护进行制动。本发明的优点是,可完全避免三相电流互感器误差不一致时,中性点接地侧区外接地故障导致的变压器差动保护误动。 |
申请公布号 |
CN100409527C |
申请公布日期 |
2008.08.06 |
申请号 |
CN200410016309.6 |
申请日期 |
2004.02.13 |
申请人 |
浙江大学 |
发明人 |
徐东 |
分类号 |
H02H7/045(2006.01) |
主分类号 |
H02H7/045(2006.01) |
代理机构 |
杭州之江专利事务所 |
代理人 |
连寿金 |
主权项 |
1. 一种防止多分支变压器差动保护误动的相序合成综合方法,其特征在于:利用变压器差动保护中的三相差动电流的基波正序电流或基波负序电流与各中性点接地侧或接地分支的零序电流3I10、3I20、……3In0的加权求和值构成比率制动元件,当所述基波正序电流或基波负序电流除以零序电流的加权求和值的比率值小于整定值K时,判为区外接地故障,输出三相制动信号,对三相比率差动保护进行制动,防止变压器差动保护误动;多分支变压器区外接地故障相序合成综合判别依据:f(ida、idb、idc)/(3I10×k10+3I20×k20+……+3In0×kn0)<K式中f(ida、idb、idc)为变压器差动保护中的A、B、C三相差动电流的基波正序电流或基波负序电流,3I10、3I20、……3In0为各中性点接地侧或接地分支的零序电流,k10、k20、……kn0为预先设定的权值,3I10×k10+3I20 ×k20+……+3In0×kn0为各中性点接地侧或接地分支的零序电流的加权求和值,K为整定值,当零序电流与三相差动电流归算到同一侧,同一变比及权值在0<k10、k20、……kn0≤1的情况下,整定值K为0<K<1,n为变压器中性点接地侧数或接地分支数。 |
地址 |
310027浙江省杭州市浙大路38号浙江大学电机系 |