半导体器件及其制造方法

摘要

在具有沟槽栅极结构的MIS类型的半导体器件中，可在不改变漂移层厚度的情况下确保耐压，并可在不施加高栅极驱动电压的情况下减小导通电阻。用相对介电常数高于氧化硅膜，较佳的是高于氮化硅膜的高介电常数电介质35填充延伸通过p基区22进入n漂移区21的沟槽28的下半部，并在高介电常数电介质35上制造包括栅极绝缘体26和栅电极27的绝缘栅极结构。将高介电常数电介质35的最深部分的深度d₂设计成比远离高介电常数电介质35的半导体区域中的耗尽层的深度d₁深。

主权项

1.一种半导体器件，包括：第一导电类型的漂移区；形成于第一主表面侧上的第二导电类型的基区，并且所述漂移区夹在第二主表面和所述基区之间；形成于所述第二导电类型的基区的表面层上的第一导电类型的源区；形成于所述第二主表面侧上的第一导电类型的漏区，并且所述漂移区夹在所述第一主表面和所述漏区之间；与所述源区相邻地形成的沟槽，所述沟槽从所述第一主表面延伸穿过所述基区进入所述漂移区；绝缘栅极结构，所述绝缘栅极结构包括在所述沟槽的上半部中形成的栅极绝缘体和栅电极；以及填充所述沟槽的下半部的高介电常数电介质；其中所述高介电常数电介质的相对介电常数大于氧化硅膜的相对介电常数。