发明名称 | 一种交叉型铁电存储阵列结构 | ||
摘要 | 本发明公开了属于集成电路设计制造技术领域的一种交叉型铁电存储阵列结构。该阵列结构以交叉型铁电存储单元为基本组成部分,每个铁电存储单元在横纵方向上分别与同行或同列的存储单元共用控制线CL,同一列的存储单元之间共用列方向上的数据信号线BL,同一行的存储单元之间共用行方向上的BL,行与列之间不共用BL。本发明基于铁电存储器的数据存储和读写机理,借鉴了FeRAM合并PL阵列架构的部分原理和读写方式,使得存储单元的控制和数据读写均可以同时沿行列两个方向进行,可以很容易的实现多位数据的并行读写,优化电路的对称性和外围电路的排布,降低译码和驱动电路的数目和规模,并且可以减小BL线长度进而提高读写速度。 | ||
申请公布号 | CN101236778A | 申请公布日期 | 2008.08.06 |
申请号 | CN200810101920.7 | 申请日期 | 2008.03.14 |
申请人 | 清华大学 | 发明人 | 贾泽;胡洪;章英杰;任天令 |
分类号 | G11C11/22(2006.01) | 主分类号 | G11C11/22(2006.01) |
代理机构 | 北京众合诚成知识产权代理有限公司 | 代理人 | 史双元 |
主权项 | 1.一种交叉型铁电存储阵列结构,其特征在于,该交叉型铁电存储阵列结构以交叉型铁电存储单元为基本组成部分,每个铁电存储单元在横纵方向上分别与同行或同列的存储单元共用控制线CL,同一列的存储单元之间共用列方向上的数据信号线BL,同一行的存储单元之间共用行方向上的数据信号线BL,行与列之间不共用数据信号线BL。 | ||
地址 | 100084北京市100084-82信箱 |