图像识别加速装置及具有图像识别加速装置的微处理器芯片

摘要

一种图像识别加速装置，主要由系统总线仲裁器、内部总线、接入控制单元、指令分配器、直接内存访问控制器、系统任务队列、资源统计器、运行任务保留站、配置存储器、多个指令译码器单元、数据存储器、多个处理单元阵列、数据保留站以及格雷编码器构成，具有相对于现有专用图像识别加速芯片性能高，成本低，应用灵活等优点。

主权项

1.一种图像识别加速装置，其特征在于，包括：系统总线仲裁器，将外部数据请求发送至所述图像识别加速装置内部的直接内存访问控制器，同时将外部任务控制请求发送至系统任务队列，该系统总线仲裁器连接至外部系统总线；内部总线，其为按内存映射的地址和数据总线；接入控制单元，将系统任务队列、资源统计器、运行任务保留站的内部数据按照地址映射规则组织，使所述内部数据能够被所述内部总线上的读写请求所访问；指令分配器，将计算任务动态分配给多个处理单元阵列；所述直接内存访问控制器，连接于所述内部总线与所述系统总线仲裁器之间，将数据按预先设定好的地址读入或读出；所述系统任务队列，由一先入先出队列构成，该队列的输入数据为经由所述系统总线仲裁器输入的外部控制请求，该队列的输出端连接至所述指令分配器和所述接入控制单元；所述资源统计器，连接到所述接入控制单元与所述指令分配器，提供所述图像识别加速装置内部资源消耗情况的实时信息给微处理器以及所述指令分配器；所述运行任务保留站，连接于所述接入控制单元与所述指令分配器之间，用于保存当前正在执行的任务的情况和各个任务占用的资源数据；配置存储器，连接到所述内部总线，存储所述多个处理单元阵列内部配置和控制指令字；多个指令译码器单元，连接于所述指令分配器与所述配置存储器之间，将所述指令分配器分配给所述多个处理单元阵列或者格雷码编码器的控制指令译码成与它们相应的控制字；数据存储器，连接于所述内部总线与多个处理单元阵列之间，为多个双端口随机存储器，所述随机存储器的个数与所述多个处理单元阵列个数相等；所述多个处理单元阵列，均连接于所述配置存储器与所述数据存储器之间，完成图像识别计算任务，各个阵列之间为串行连接；数据保留站，连接于所述内部总线，将所述直接内存访问控制器输入的多个周期的第一位宽的数据拼接成第二位宽的数据输出，其中所述第一位宽小于第二位宽；以及，格雷编码器，连接于数据保留站与所述处理单元阵列之间，将原始图像数据转换成格雷码编码的图像数据。