| 发明名称 | 半导体集成电路装置 | ||
| 摘要 | 一种半导体集成电路装置，可减小在焊盘和接地间连接的MOSFET中的漏电流。其具备：输入信号用或输出信号用的焊盘(PAD)；连接在焊盘(PAD)和接地间，栅极端子及背部栅极共同连接的n型MOSFET(M1a)；以及基于焊盘(PAD)的电位(Vin)来控制n型MOSFET(M1a)的栅极端子及背部栅极的电位(Vb)的电位控制电路(10)。电位控制电路(10)具备n型MOSFET(M2、M3)，n型MOSFET(M1a)以栅极端子及背部栅极与n型MOSFET(M2、M3)各自的背部栅极及漏极连接，n型MOSFET(M2)以源极接地，栅极端子经电阻(R)而与焊盘(PAD)连接，n型MOSFET(M3)以源极与焊盘(PAD)连接，栅极端子接地。 | ||
| 申请公布号 | CN101236965A | 申请公布日期 | 2008.08.06 |
| 申请号 | CN200810005361.X | 申请日期 | 2008.02.01 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 冈本仁志;平田守央 |
| 分类号 | H01L27/02(2006.01);H01L23/60(2006.01) | 主分类号 | H01L27/02(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 陆锦华;黄启行 |
| 主权项 | 1.一种半导体集成电路装置，其特征在于，具备：输入信号用或输出信号用的焊盘；连接在上述焊盘和给定电位的电源布线间，栅极端子及背部栅极共同连接的第1MOSFET；以及与上述第1MOSFET是同一导电型，栅极端子与上述焊盘连接，第1端子及背部栅极与上述第1MOSFET的栅极端子及背部栅极连接，第2端子与上述电源布线连接的第2MOSFET。 | ||
| 地址 | 日本神奈川 | ||