| 发明名称 | 一种串行接口快闪存储器及其设计方法 | ||
| 摘要 | 本发明公开了一种串行接口快闪存储器及其设计方法。所述串行接口快闪存储器包括逻辑控制模块，所述逻辑控制模块中包括时钟转换电路，所述时钟转换电路用于对外部时钟信号的上升沿和下降沿进行采样，并将采样结果作为内部时钟信号输出。进一步，所述逻辑控制模块中还包括模式控制单元，所述模式控制单元用于接收模式指令，并根据模式指令使能或禁止所述时钟转换电路。依照本发明，能够有效的提高串行接口快闪存储器的数据传输速率。 | ||
| 申请公布号 | CN101236776A | 申请公布日期 | 2008.08.06 |
| 申请号 | CN200810100925.8 | 申请日期 | 2008.02.26 |
| 申请人 | 北京芯技佳易微电子科技有限公司 | 发明人 | 朱一明;胡洪 |
| 分类号 | G11C7/10(2006.01) | 主分类号 | G11C7/10(2006.01) |
| 代理机构 | 北京银龙知识产权代理有限公司 | 代理人 | 许静 |
| 主权项 | 1.一种串行接口快闪存储器，包括逻辑控制模块，其特征在于：所述逻辑控制模块中包括时钟转换电路，所述时钟转换电路用于对外部时钟信号的上升沿和下降沿进行采样，并将采样结果作为内部时钟信号输出。 | ||
| 地址 | 100084北京市海淀区清华科技园学研大厦B座301室 | ||