| 摘要 |
本发明揭示一种用于在多装置系统中控制快闪记忆体装置而不用增加脚位数之介面、配置及方法。在一具体实施例中，一记忆体控制器可包括第一介面以与一主机进行通讯，及第二介面，以与复数快闪记忆体装置进行通讯，其中该第二介面可包括：一设置终端，用于传送一指令到该复数快闪记忆体装置，并接收装置识别资讯；一命令控制终端，用于传送一命令时序信号到该复数快闪记忆体装置；一时脉终端，用于传送一时脉信号到该复数快闪记忆体装置；一读取命令终端，用于自该复数快闪记忆体装置接收一读取命令；及第一复数资料输入/输出(I/O)终端，以传送资料到该复数快闪记忆体装置，并自其接收资料。 |
