| 摘要 |
本发明提供用以将一输入信号同步化以大幅地缓和竞跑情况以及大幅地增加分辨时间之系统和方法。一实施例包含一系统，该系统包含被组态以锁定来自输入信号之第一个输出信号的一个第一锁定装置以及被组态以接收该第一输出信号并且输出该第一输出信号之一延迟形式之延迟信号的一个延迟元件。该系统同时也包含一传送闸元件，其被组态以接收该第一输出信号并且反应于该延迟信号之一逻辑状态而输出一第二输出信号。该第二输出信号具有无延迟分辨边缘之一延迟输入边缘。该系统可被组态以反应于具有一亚稳状态之该第一输出信号而迫使该第一输出信号成为一稳定逻辑状态。 |
