预先充电取样保持电路

摘要

本发明提出一种预先充电取样保持电路，其系由一缓冲器耦合一输入埠并利用一开关根据一取样保持电路之状态导通该缓冲器与一总负载电容间之电路进行预先充电，于取样保持电路的取样相位时，对其总负载电容预先充电，于保持相位时，由于预先充电之缘故，进一步降低输出负载对取样到的信号影响，且得到降低运算放大器所需摆动之速率、输出摆动振幅以及宽频乘绩之性能要求，而适合先进低电源电压的制程技术的设计实现。