发明名称 静电放电保护方法与电路
摘要 本发明系一种静电放电(electrostatic discharge,ESD)保护方法与电路,利用场区(field)n-通道金氧半场效电晶体(n-channel metal-oxide-semiconductor field effect transistor,NMOS)之闸极受到高静电压会打开电子通道导通大量静电流之原理,有效防护任何在工作电压(operation voltage)范围外之静电放电事件(ESD event),改良传统之p-通道金氧半场效电晶体(PMOS)仅能保护比电源电压V#sB!D#eB!#sB!D#eB!小之输入输出端(I/O)工作电压之限制。且,因其工作电压涵盖范围极广,故可直接用于开汲极(open drain)输出端与电源电压V#sB!D#eB!#sB!D#eB!之间,不必经由对V#sB!S#eB!#sB!S#eB!作两阶段静电放电保护,节省许多空间亦更为安全;同时,亦不同于采穿透崩溃电流(punch through current)为静电放电保护之浮动闸极场区n-通道金氧半场效电晶体(floating-gate field NMOS),本发明可明确设定静电放电保护之启动(trigger)电压值(亦即该电子通道产生之临界电压)使静电保护更加安全。
申请公布号 TW200832668 申请公布日期 2008.08.01
申请号 TW096102320 申请日期 2007.01.22
申请人 钰瀚科技股份有限公司 发明人 方惠加;朱弘琦;沈毓仁
分类号 H01L23/60(2006.01) 主分类号 H01L23/60(2006.01)
代理机构 代理人 潘海涛;袁铁生
主权项
地址 新竹市新竹科学园区科技路5号4楼